1637米深藍 在 2020-09-18 14:36:45 上傳
說明:verilog FPGA 開發按鍵消抖例程
開發平臺:Verilog | 大?。?font color=#336699>3305KB | 下載1次
yuancwei 在 2020-09-18 11:42:58 上傳
說明:生成周期性脈沖信號,脈沖周期單位可配,脈沖周期可配。
開發平臺:Verilog | 大?。?font color=#336699>1KB | 下載0次
yuancwei 在 2020-09-18 11:39:14 上傳
說明:對輸入的脈沖進行擴展,寬度可配置。 包含兩個模塊 。
開發平臺:Verilog | 大?。?font color=#336699>1KB | 下載0次
yuancwei 在 2020-09-18 11:24:53 上傳
說明:異步fifo,讀寫使用不同的時鐘。使用LUT實現。
開發平臺:Verilog | 大?。?font color=#336699>2KB | 下載0次
山粉小圓子 在 2020-09-18 09:04:20 上傳
說明:利用FPGA對AD9481進行采樣,親測有用
開發平臺:Verilog | 大?。?font color=#336699>32KB | 下載1次
wulfvood1234 在 2020-09-18 01:58:47 上傳
說明:Samples how work with display LCD1602 on board A-C4E6E10
開發平臺:VHDL | 大?。?font color=#336699>3412KB | 下載0次
大樹0429 在 2020-09-17 18:05:58 上傳
說明:數字時鐘1hz計時,計時到23:59:59歸零; 晶振50MHz; 芯片:EP4CE6E22C8N
開發平臺:Verilog | 大?。?font color=#336699>3387KB | 下載0次
Mike754 在 2020-09-17 17:16:50 上傳
說明:UVM with description on the how to monitor system
開發平臺:Verilog | 大?。?font color=#336699>110KB | 下載0次
闊闊栗 在 2020-09-16 23:34:30 上傳
說明:DDS的基本原理主要由五部分組成,分別是;相位累加器,正弦波形存儲器,數模轉換器,低通濾波器和時鐘,將相位累加器輸出的數據作為地址,用來查詢表的數據,將取出的正弦數據通過數模轉換器輸出模擬信號,模擬信號再通過一個低通濾波器輸出純凈的正弦波信號。
開發平臺:Verilog | 大?。?font color=#336699>2407KB | 下載0次
闊闊栗 在 2020-09-16 23:33:28 上傳
說明:1,使用quartus,生成.mif文件,然后導入正弦波數據 2.利用LPM功能定制一個8bit數據寬度,128字節深度的ROM;利用MATLAB和FPGA實現基于ROM的正弦波發生器.
開發平臺:Verilog | 大?。?font color=#336699>2343KB | 下載0次
闊闊栗 在 2020-09-16 23:31:56 上傳
說明:相位累加器由加法器和寄存器構成,加法器完成加法,寄存器將加法器的結果加以保存,保存為累加做準備,周而復始直到累加器出現溢出,利用VerilogHDL將加法器和寄存器結合在一起。
開發平臺:Quartus II | 大?。?font color=#336699>1443KB | 下載0次
闊闊栗 在 2020-09-16 23:29:16 上傳
說明:分頻器是在FPGA設計中使用頻率非常高的基本元件,自主設計的時鐘分頻只消耗不多的邏輯單元就可以達到對時鐘的操作目的。本代碼在fpga上實現分頻的功能。
開發平臺:Verilog | 大?。?font color=#336699>1400KB | 下載0次
闊闊栗 在 2020-09-16 23:27:04 上傳
說明:計數器是由基本的計數單元和一些控制門所組成,計數單元則由一系列具有存儲信息功能的各類觸發器構成,這些觸發器有RS觸發器、T觸發器、D觸發器及JK觸發器等。 本代碼在fpga中實現累加器的功能
開發平臺:Verilog | 大?。?font color=#336699>1412KB | 下載0次
lys0825 在 2020-09-16 18:30:37 上傳
說明:基于FPGA的信號發生器,產生了正弦波,方波,鋸齒波和三角波四種波形,按下一次按鈕,波形切換一次。按下另一個按鈕,改變波形的頻率
開發平臺:Others | 大?。?font color=#336699>10278KB | 下載1次
張偉2223 在 2020-09-16 15:06:19 上傳
說明:dds 直接頻率生成 工程 代碼 源文件
開發平臺:Verilog | 大?。?font color=#336699>11143KB | 下載1次
panshi221 在 2020-09-16 06:38:46 上傳
說明:本書揭示硬件架構的設計藝術,涵蓋作者從事芯片設計行業十多年的經驗和研究成果。本書共分9章,第1章介紹亞穩態的概念、量化方法和減少其影響的技術;第2章介紹同步設計的時鐘技術,并提出可行的時鐘方案以及系統復位策略。第3章介紹在設計中使用異步時鐘或“處理多個時鐘”時會出現的問題及解決方法。第4章介紹時鐘分頻器的各個方面和實現方法。第5章講述低功耗設計技術,以減少動態和靜態功耗。
開發平臺:Verilog | 大?。?font color=#336699>29794KB | 下載0次
AliKhanAwais 在 2020-09-15 23:54:50 上傳
說明:PWM analyzer for zedboard
開發平臺:Vivado | 大?。?font color=#336699>13KB | 下載0次
AliKhanAwais 在 2020-09-15 23:54:09 上傳
說明:PWM ver 2 for zedboard
開發平臺:Vivado | 大?。?font color=#336699>13KB | 下載0次
AliKhanAwais 在 2020-09-15 23:53:23 上傳
說明:PWM version 1 for zedboard
開發平臺:Vivado | 大?。?font color=#336699>11KB | 下載0次
AliKhanAwais 在 2020-09-15 23:52:03 上傳
說明:DVI 2 RGB converter for Zedboard
開發平臺:Vivado | 大?。?font color=#336699>580KB | 下載0次
AliKhanAwais 在 2020-09-15 23:48:03 上傳
說明:Axi interface for Zedboard
開發平臺:Vivado | 大?。?font color=#336699>803KB | 下載0次
sepehr-net 在 2020-09-14 20:43:19 上傳
說明:Digital Design with VHDL 2
開發平臺:VHDL | 大?。?font color=#336699>10KB | 下載0次
lance_lot 在 2020-09-14 15:35:15 上傳
說明:srio接受請求包,然后發送響應包的模塊,格式為HEELO格式
開發平臺:Verilog | 大?。?font color=#336699>3KB | 下載0次
_wenlong 在 2020-09-14 10:15:19 上傳
說明:AD7606驅動程序,可應用于vivado平臺及quartus平臺
開發平臺:Quartus II | 大?。?font color=#336699>1KB | 下載0次
MaPY1995 在 2020-09-13 14:15:34 上傳
說明:CH376并行串口 FPGA,使用VERILOG語言,各種CH376模塊功能測試。
開發平臺:Verilog | 大?。?font color=#336699>3KB | 下載0次
BaNanAzty 在 2020-09-12 22:27:21 上傳
說明:深度和數據寬度可調的異步FIFO代碼,采用地址括位和格雷碼傳輸
開發平臺:Verilog | 大?。?font color=#336699>1KB | 下載1次
jasonjohn 在 2020-09-12 18:51:13 上傳
說明:使用ADC單通道中斷模式測量電壓 電腦端使用串口調試助手,選擇電腦與STM32相連的COM口,設置為115200-N-8-1, 復位開發板,即可接收STM32串口發送給電腦的數據。 調節電位器可以改變電壓
開發平臺:C/C++ | 大?。?font color=#336699>1009KB | 下載0次
chinna12098 在 2020-09-10 11:12:34 上傳
說明:computer processing code base
開發平臺:VHDL | 大?。?font color=#336699>1560KB | 下載0次
chinna12098 在 2020-09-10 11:09:31 上傳
說明:image processing code
開發平臺:VHDL | 大?。?font color=#336699>30909KB | 下載0次
閑云野鶴001 在 2020-09-09 16:05:33 上傳
說明:uart polling mode uart interrupt mode test program
開發平臺:C/C++ | 大?。?font color=#336699>9728KB | 下載0次
標簽:
重庆时时官网开奖软件